文章目录
  1. 1. 第三章 存储器
    1. 1.1. 常见存储器
      1. 1.1.1. P64 存储器的分类(要考)
      2. 1.1.2. P66 主存储器的性能指标
      3. 1.1.3. P66 SRAM(static random memory)
      4. 1.1.4. P69 DRAM(dynamic random memory)
      5. 1.1.5. P72 存储器容量的扩充(重要考点和难点)
      6. 1.1.6. P78 只读存储器(ROM: read only memory)的分类
      7. 1.1.7. P82 FLASH存储器
    2. 1.2. 并行存储器
      1. 1.2.1. P84 双端口存储器
      2. 1.2.2. P87 多模块交叉存储器
    3. 1.3. P90 Cache
    4. 1.4. P92 几种映射方式
    5. 1.5. P100 虚存
  2. 2. 第六章 总线系统
    1. 2.1. P185 基本概念
    2. 2.2. P190 总线接口
    3. 2.3. P195 总线的仲裁
      1. 2.3.1. 三种集中式仲裁
        1. 2.3.1.1. 优缺点(考大题的几率大)
      2. 2.3.2. 分布式仲裁
    4. 2.4. P196 总线的定时
    5. 2.5. P199 PCI总线
  3. 3. 第七章 外存与I/O设备(计算大章)
    1. 3.1. P209 外围设备
    2. 3.2. P216 磁盘(重点)
      1. 3.2.1. 存储密度
      2. 3.2.2. 存储容量
      3. 3.2.3. 平均存取时间
      4. 3.2.4. 数据传输率
      5. 3.2.5. 文件长度超出解决方案
  4. 4. 第八章 输入输出系统
    1. 4.1. P236 信息交换方式
    2. 4.2. P237 程序查询方式
    3. 4.3. P240 程序中断方式(重中之重)
    4. 4.4. P251 DMA方式
    5. 4.5. P258 通道(随便看看)
  5. 5. 附言

引言:计组考前考点归纳。


系兄弟,就来点我下载《计算机组成原理(第四版)》课后习题答案!

计算机组成原理/白中英,戴志涛主编. —5版. —北京:科学出版社,2013. 3

2013年3月第五版

2016年9月第84次印刷

第三章 存储器

常见存储器

P64 存储器的分类(要考)

  • 根据存储介质:半导体存储器、磁表面存储器
  • 根据存储方式:随机存储器、顺序存储器
  • 根据信息易失性:易失性存储器、非易失性存储器
  • 根据系统中的作用:内部存储区、外部存储器;主存储器、高速缓存存储器、辅助存储器、控制存储器
  • 考表3.1

P66 主存储器的性能指标

  • 重要的有:存储容量、存取时间、存储周期、存储器带宽(bits/s简写b/s或bytes/s简写B/s)。了解其含义。

P66 SRAM(static random memory)

  • 目前的SRAM芯片采用双译码(行列译码器)方式,以增大存储容量。(题目也可能考单译码)

  • 优点:存取速度快,但存储容量不如DRAM大。(因为都是静态的存储元阵列,一个个都是触发器)

  • 要会做题。

P69 DRAM(dynamic random memory)

  • 刷新是一种读操作,无数据,充电
  • 理解分散式刷新和集中式刷新
  • P71波形图,注意地址分两次进入,行地址和列地址
  • 可能会出一个大考题,是书上没讲过的,(我猜测是和DRAM刷新相关。学有余力可以猜一猜搞一搞)。
  • 与SRAM相比增加了行地址锁存器和列地址锁存器。
  • 读出后必须刷新,未读写的存储元也要定期刷新,并且按行刷新,所以刷新计数器的长度和行地址锁存器相等。
  • 刷新操作和正常读写操作交替进行,所以通过2选1多路开关提供刷新行地址或正常读写的行地址。

P72 存储器容量的扩充(重要考点和难点)

  • 字长位数扩展和字存储容量扩展。P72 两个例题好好看,但还不够,多刷题,看看习题。
  • 想清楚芯片上每一个引脚是做什么的,会考画图!考设计电路,猜测是位扩展和字扩展电路,比较难,分数不一定能拿全,所以把能拿到的分数拿到就好,比如说地址总线假如说是A0...A9A_0 ... A_9不要写成A1...A10A_1...A_{10} ,这种错误不要出现

P78 只读存储器(ROM: read only memory)的分类

  • 掩模ROM、可编程ROM(细分为PROM、EPROM、E²PROM三种)

P82 FLASH存储器

  • 特征:高密度 非易失性 读写。结合了ROM和RAM的优点,存储技术的划时代进展。

并行存储器

目的:为了提高CPU和主存之间的数据传输率

P84 双端口存储器

  • 特征:同一个存储器具有两组相互独立的读写控制电路,可进行并行的独立操作。

P87 多模块交叉存储器

P87图3.26,多模块(即多体)交叉存储器的储存的地址如何划分,和顺序方式的不同在哪里。他们低位表示什么,高位表示什么。

顺序方式:高位选择模块,低位选择块内地址(因为块内地址是在不断变的)

交叉方式:高位选择块内地址,低位选择模块(因为模块是不断在变的)

P88例5学习一下,出这种题要会计算

P90 Cache

  • Cache基本原理:

    1. 解决了什么?

      是为了解决CPU和主存之间速度不匹配的问题。

      从CPU来看,增加一个cache的目的,就是在性能上使主存的平均读出时间尽可能接近cache的读出时间。

    2. CPU与cache,cache与主存之间数据交换的单位是?

      CPU与cache之间数据交换是以字为单位。

      cache与主存之间数据交换是以块为单位,块是定长的,一个块由若干字组成。

  • Cache命中率、主存访问时间、平均访问时间、效率等的计算 (重点)

P92 几种映射方式

比如给出什么什么条件,让写出主存的格式,写出cache格式等

全相联映射方式: 掌握概念

直接映射方式: 重点,P93。3.8公式。三个字段,tag、行号、字地址(块内字段),每个字段多少位,它们之间的关系是怎样的,要考。cache分为两个字段,其中之一的地址字段(即主存地址的低2位,书上没给出)【这句话实在没理解】

组相联映射方式: 重点,P94。3.8和3.9公式。主存的地址三个字段,tag、组号、字地址(块内字段),其中高2字段拼在一起就是主存的块号。比如说给个tag组号和字地址(可能是三个变量),问映射到主存的哪个字段,要求给出答案。理解原理。

P97 替换策略: LFU、LRU、随机替换三种

Cache的写操作策略(了解三者特点,记住名字就行了):

  • 写回法:当CPU写cache命中时,只修改cache内容,不立即写入主存;只有当此行被换出时才写回主存。
    • 优点:减少主存访问次数。
    • 缺点:存在cache和主存内容不一致的隐患。
    • 要求:每个cache行配置一个修改位,反映此行有没有被修改过。
  • 全写法(即直达法):当写cache命中时,cache和主存同时发生修改。
    • 优点:维护了cache和主存的内容一致性。
    • 缺点:cache对CPU向主存的写操作无高速缓冲功能,降低了cache的功效。
  • 写一次法:第一次写命中时要同时写入主存

P100 虚存

目的:解决主存储器的容量无法满足程序所需存储器容量的问题。

虚拟存储器:

类型:分为页式、段式、段页式三种。

重点看考页式和段式的区别。

分页:

  1. 优点:页长固定,便于构造页表,易于管理,且不存在外碎片。
  2. 缺点:页长与程序的逻辑大小不相关。

分段:

  1. 优点:段的逻辑独立性使它易于编译、管理、修改和保护,也便于多道程序共享。
  2. 优点:段长可以根据需要动态改变,允许自由调度,以便有效利用主存空间。
  3. 缺点:主存空间内存分配比较麻烦。
  4. 缺点:容易在段间留下许多外碎片,造成存储空间利用率降低。
  5. 缺点:段长不一定是2的整数次幂,需要更多硬件支持。

3.37,3.39这张表。TLB是干嘛用的。

第六章 总线系统

P185 基本概念

总线定义:总线是构成计算机系统的互联机构,是多个系统功能部件之间进行数据传送的公共通路。

总线带宽:衡量总线性能的重要指标,指总线本身能达到的最高传输速率,单位是MB/s。

分类:内部总线、系统总线、I/O总线。只有前两个和CPU相连,I/O总线是中低速I/O设备之间互相连接的总线。

适配器:通过适配器可以实现高速CPU与低速外设之间工作速度上的匹配和同步,并完成计算机和外设之间的所有数据传送和控制。适配器通常简称为接口。

总线结构:单总线结构和多总线结构的概念。

P190 总线接口

信息传送方式:

分类:串行传送、并行传送、分时传送。清楚其概念,会考。

  • 串行传送:只有一条数据线,采用脉冲传送。低位在前,高位在后。

    优点:只需要一条数据线,成本低廉。

  • 并行传送:每个数据位都需要一条数据线,采用电位传送,所有位同时被传送。

    优点:传送速度快。

  • 分时传送有两个概念:

    1. 总线复用方式:某条数据线上既传送地址信息,又传送数据信息。
    2. 共享总线方式:共享总线的部件,分时使用总线。

总线接口的基本概念:

概念:I/O功能模块通常简称为I/O接口或接口,也叫适配器

一个I/O接口模块共有两个接口:

①与系统总线的接口(CPU与I/O接口模块的数据交换一定并行)

②与外设的接口(外设与I/O的数据交换可能并行或串行)。

根据其与外设的接口的串并行性质将总线接口分为:串行数据接口、并行数据接口。

P195 总线的仲裁

概念:

主方和从方:主方可以启动一个总线周期,从方只能响应主方的请求。每次总线操作,只能有一个主方占用总线控制权,但可以有多个从方。举例:CPU模块、I/O模块可以作为主方也可以作为从方,而存储器模块只能作为从方。

总线占用期: 主方持续控制总线的时间叫做总线占用期。

仲裁方式: 集中式仲裁、分布式仲裁。其中集中式仲裁分为三种:链式查询方式、计数器定时查询方式、独立请求方式。集中式仲裁的特征是有总线仲裁器。

三种集中式仲裁

  1. 均有总线仲裁器参与,总线仲裁器是CPU的一部分,一般是一个单独的功能模块。

  2. 图中的BS和BR是什么要搞清楚。

BS(busy):BS线为1,代表总线正在被某外设使用,该外设拥有总线的使用权。

BR(bus request):总线请求信号线。总线上任一设备要求使用总线时,通过BR线发出总线请求(在第八章单级中断P243中,中断响应信号IR相当于总线请求信号BR)。

优缺点(考大题的几率大)

链式查询方式:

​ 优点:只用很少几根线就能按一定优先次序实现总线仲裁,且容易扩充设备。

​ 缺点:①对询问链的电路故障很敏感。②如果优先级高的设备出现频繁的请求时,那么优先级较低的设备可能长期不能使用总线。

计数器定时查询方式:

​ 优点:方便地改变优先次序

​ 缺点:线数较多

独立请求方式:

​ 优点:响应时间快,可以灵活改变优先次序

​ 缺点:硬件成本高

分布式仲裁

不需要集中的总线仲裁器。

P196 总线的定时

总线的一次信息传送过程的五个阶段: 请求总线,总线仲裁,寻址(目的地址),信息传送,状态返回(或错误报告)。

定时: 指事件出现在总线上的时序关系。

两种定时方式: 同步定时、异步定时。

适用情况:

同步定时适用于总线较短、各功能模块存取时间比较接近的情况。(因为同步总线必须按最慢的模块来设计公共时钟,当各功能模块存取时间相差很大时,会大大损失总线效率)

异步定时适用于各功能模块存取时间差异较大的情况。

P199 PCI总线

PCI是一个与处理器无关的高速外围总线。

第七章 外存与I/O设备(计算大章)

P209 外围设备

每一个外围设备都有自己的设备控制器,设备控制器通过I/O接口与主机连接,并受主机控制。

P216 磁盘(重点)

  • 下面所有的公式,请务必记清单位

存储密度

分为道密度、位密度、面密度。每个密度都要会算。

  1. 道密度:沿磁盘半径方向单位长度上的磁道数,单位为道/英寸。
  2. 位密度:磁道单位长度上能记录的二进制代码位数,单位为位/英寸(猜测应为位/(英寸·道),否则无法得到面密度的单位)。
  3. 面密度:位密度×道密度,单位为位/平方英寸。

存储容量

概念:一个磁盘存储器所能存储的字节总数,称为磁盘存储器的存储容量。存储容量分为格式化容量、非格式化容量。格式化容量<非格式化容量。

要会计算。

平均存取时间

概念:存取时间是指从发出读写命令后,磁头从某一初始位置移动至新的记录位置,到开始从盘片表面读出或写入信息加上传送数据所需要的时间。分为三个部分:

  1. 找道时间:将磁头定位至所要求的磁道上所需的时间。
  2. 等待时间:从找道完成到所需信息到达磁头下的时间。
  3. 数据传送时间

前两个时间是随机变化的,故常取平均值。

  • 平均找道时间=(最大找道时间+最小找道时间)/2
  • 平均等待时间=磁盘旋转周期/2r

综上,平均存取时间TaT_a有:

Ta=Ts+12r+brNT_a=T_s+\frac{1}{2r}+\frac{b}{rN}

其中TsT_s表示平均找道时间;

12r\frac 1 {2r}表示平均等待时间,rr表示磁盘转速,单位转/s;

brN\frac b {rN}表示数据传送时间,bb表示传送的字节数;NN表示每磁道字节数;rNrN即数据传输率。

数据传输率

假设磁盘旋速为rr,单位为转/s;

每条磁道字节数为NN,单位为字节/道;

位密度为DD

磁盘旋转线速度为vv

则有

Dr=rN(bytes/s)      or      Dr=Dv(bytes/s)D_r=rN(bytes/s)~~~~~~or~~~~~~D_r=D*v(bytes/s)

文件长度超出解决方案

如果某文件长度超过一个磁道的容量,应将它记录在同一个柱面上,因为不需要重新找道,数据读/写速度快。

第八章 输入输出系统

P236 信息交换方式

  • 四种信息交换方式,弄清楚各自特点(通过P236幼儿园阿姨发糖糖的例子理解):
    1. 程序查询方式:盯着吃完再给下一个孩子发。
    2. 程序中断方式:吃好了给阿姨说一声,阿姨不管在干啥立马抽空来看你。
    3. 直接内存访问(DMA)方式:你们先吃,都吃好了再跟我说,幼儿园阿姨很忙的,希望你们独立一点。
    4. 通道方式:幼儿园阿姨太忙了,还要给你们改作业,发糖的事儿就由郭猛男帮我就好了,我就不过问了。

P237 程序查询方式

  • 设备编址:

    1. 统一编址:输入/输出设备中的控制寄存器、数据寄存器、状态寄存器和内存单元一样看待,它们和内存单元联合在一起编排地址。
    2. 单独编址:内存地址和I/O设备地址是分开的,访问内存和访问I/O设备使用不同操作码的指令,即访问I/O设备有专门的I/O指令组。
  • 特点:踏步查询。观察P239的图8.2、程序执行的动作和图8.3来理解和记忆。

    1. CPU向I/O设备发出命令字,请求进行数据传送;
    2. 从I/O接口读入状态字;
    3. 检查状态字中的标志,看看数据交换是否可以进行;
    4. 假设这个设备没有准备就绪,则从步骤2开始重复进行,一直到这个设备准备好交换数据,发出准备就绪信号”Ready“为止。
    5. CPU从I/O接口的数据缓冲寄存器输入数据,或者将数据从CPU输出至接口的数据缓冲寄存器。与此同时,CPU将接口中的状态标志复位。

    由于上述步骤CPU资源浪费严重,实际应用中做出如下改进:步骤4如果该设备没有准备就绪,则询问下一个设备是否准备就绪。

P240 程序中断方式(重中之重)

中断这一章在于理解,不在于背书。

  • 中断概念。
  • P242图8.6,这个图 非常 重要,这个流程要看透,什么是BS【busy】什么是RD【ready】什么是EI【enable interruption】、IM【interruption mask】、IR【interruption request】不仅要知道它是什么,还要知道功能和原理,8.3.2要看非常仔细(因为必定是要考一道大题的,你懂得),包括⑦上面的INTA是什么东西,这是中断响应信号,是要做什么的,说明了什么,是谁发出的。要细致到数据流动的方向,信号的方向,箭头的方向,什么信号是从谁发出来的,从什么情况下发出的,作用是什么,起到什么功能,到这个程度就差不多了,才算过关。有些是CPU的触发器,有的是接口的,要分门别类归纳好,接口是干嘛用的,什么是接口,这个要很清楚。这次出的题很难,这个题很难。
  • 单级中断:把中断和实例进行综合,实际应用中的中断是什么样的,要思考一下(想象一下题目长啥样)。整个计算机运行过程中的中断流程是如何的?详看P243 8.3.3单级中断
  • 串行排队链判优:判优这里这些符号INTA,INTI,INTO,IS,IR必须记住,谁发出来的,作用是什么,其他可以不记。
  • 中断服务程序进入后:屏蔽本级及比本级优先级更低的中断。
  • P247例2看一下
  • 中断请求是谁向谁发出中断请求,允许中断触发器是谁设置的,不屏蔽中断和允许中断不是一个意思。

P251 DMA方式

  • 看一下概念
  • DMA的三种方式,看一下他们三者的差异
    1. 停止CPU访问内存:DMA控制器向CPU发出停止信号,要求CPU放弃对地址总线、数据总线、有关控制总线的使用权,DMA获得总线控制权后开始进行数据传送。在DMA传送过程中,CPU基本处于不工作状态或者说保持状态。

    2. 周期挪用:当I/O设备没有DMA请求时,CPU按程序要求访问内存;一旦I/O设备有DMA请求,则由I/O设备挪用一个或多个内存周期

      访内冲突:例如当CPU正在执行乘法指令,此时I/O访内与CPU访内没有冲突。当I/O设备要求访内时CPU也要求访内,则产生访内冲突,这时I/O设备访内优先。因为I/O访内有时间要求,前一个I/O数据必须在下一个访内请求到来之前存取完毕(等不得,I/O访内期间一波接一波根本不给喘息的时间)。CPU在访内指令的过程中被挪用了一两个内存周期,意味着CPU延缓了对指令的执行。

      优点:既实现了I/O传送,又较好地发挥了内存和CPU的效率,是一种广泛采用的方法。

    3. DMA与CPU交替访内:假设CPU工作周期为1.2μs\mu s,内存存取周期小于0.6μs\mu s ,那么一个CPU周期可分为C1C_1C2C_2两个分周期,其中C1C_1专供DMA控制器访内,C2C_2专供CPU访内。

      适用性:适用于CPU的工作周期比内存存取周期长很多的情况。

      优点:可以使DMA传送和CPU同时发挥最高的效率。

  • DMA控制器的基本组成(按照图8.14弄清楚每一部分的作用):
    1. 内存地址计数器:用于存放内存中要交换的数据地址,传送前预置。
    2. 字计数器:用于记录传送数据块的长度(字),传送前预置。
    3. 数据缓冲寄存器:用于暂存每次传送的数据(一个字)。
    4. DMA请求标志:每当设备准备好一个数据字后给出一个控制信号,使”DMA请求“标志置”1“。该标志置位后向”控制/状态“逻辑发出DMA请求,后者又向CPU发出总线使用权的请求(HOLD),CPU响应此请求后发回响应信号HLDA,”控制/状态“逻辑接收此信号后发出DMA响应信号,使”DMA请求“标志复位,为交换下一个字做好准备。
    5. 控制/状态逻辑:由控制和时序电路以及状态标志等组成,用于修改内存地址计数器和字计数器,指定传送类型(输入或输出),并对”DMA“请求信号和CPU响应信号进行协调和同步。
    6. 中断机构:当字计数器溢出时(全0),意味着一组数据交换完毕,由溢出信号触发中断机构,向CPU提出中断报告。
  • DMA传送过程:传送前预处理、正式传送、传送后处理
  • 注意书上图8.15的例子是第一种——停止CPU访内的例子,了解一下就可以了

P258 通道(随便看看)

概念:通道是一种特殊功能的处理器。

类型:选择通道、多路通道(细分为数组多路通道,字节多路通道)

附言

  • 关于“传输”还是“传送”:所有传输只和一起出现,如数据传输率、数据传输速率,其余的一律用传送

  • 押题:接口电路设计和总线设计有什么区别各自侧重点?

    猜测是从P242的图8.6的接口电路和P195的图6.10入手


预祝考试成功!
comments powered by HyperComments
文章目录
  1. 1. 第三章 存储器
    1. 1.1. 常见存储器
      1. 1.1.1. P64 存储器的分类(要考)
      2. 1.1.2. P66 主存储器的性能指标
      3. 1.1.3. P66 SRAM(static random memory)
      4. 1.1.4. P69 DRAM(dynamic random memory)
      5. 1.1.5. P72 存储器容量的扩充(重要考点和难点)
      6. 1.1.6. P78 只读存储器(ROM: read only memory)的分类
      7. 1.1.7. P82 FLASH存储器
    2. 1.2. 并行存储器
      1. 1.2.1. P84 双端口存储器
      2. 1.2.2. P87 多模块交叉存储器
    3. 1.3. P90 Cache
    4. 1.4. P92 几种映射方式
    5. 1.5. P100 虚存
  2. 2. 第六章 总线系统
    1. 2.1. P185 基本概念
    2. 2.2. P190 总线接口
    3. 2.3. P195 总线的仲裁
      1. 2.3.1. 三种集中式仲裁
        1. 2.3.1.1. 优缺点(考大题的几率大)
      2. 2.3.2. 分布式仲裁
    4. 2.4. P196 总线的定时
    5. 2.5. P199 PCI总线
  3. 3. 第七章 外存与I/O设备(计算大章)
    1. 3.1. P209 外围设备
    2. 3.2. P216 磁盘(重点)
      1. 3.2.1. 存储密度
      2. 3.2.2. 存储容量
      3. 3.2.3. 平均存取时间
      4. 3.2.4. 数据传输率
      5. 3.2.5. 文件长度超出解决方案
  4. 4. 第八章 输入输出系统
    1. 4.1. P236 信息交换方式
    2. 4.2. P237 程序查询方式
    3. 4.3. P240 程序中断方式(重中之重)
    4. 4.4. P251 DMA方式
    5. 4.5. P258 通道(随便看看)
  5. 5. 附言